CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to

external force

and thermal strain by providing the end surface of a lead frame substrate with

a stair part having more than one step and performing molding

with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die

pad 11, and a pad of the IC chip and the other main surface 14 of an electrode

terminal 12 are bonded with a wire 17 so as to be continuously molded with

sealing resin 18 on the almost level with one main surface 13 by a transfer

method so that the electrode terminal and the main surface 13 of the die pad 11

may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to

an end surface of sealing resin 18 is also of the same projection type so as to

have very strong structure against coming-off even to external force.

卯特許出員

平1-10 @公開特許公報(A)

Mint Cl.4

量別記号

庁内整理 号

❷公開 平成1年(19)

H 01 L 23/50 23/28 G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1

の発明の名称

半連体集積回路装置

砂特 夏 昭62-263435

. 公出 · 欧 昭62(1987)10月19日

60 発明者 高麗 四角 明 者

啓 夢 久 大阪府門真市大字門真1006番地 松下電器產業 大阪府門真市大字門真1006番地 松下電器座菜

大阪府門真市大字門真1006番地

外1名

松下電器虛葉株式会社 砂出 関 人 **舟理士** 中尾 · 飯男 20代 選 人

1、発明の名称

华华体集积四路装置

- 2、特許請求の差据

複数の電磁盤子を有するリードフレームの一主 面の面積が、他の主面より終く、とのリードフレ ームの新面形状は少なくとも「夏以上の食益を持 つ監禁部を有するものであり、単等体集数回路は 他の主題にマタントされ、少なくとも電気能子の 一主面を無出した形で一主面と程度予量に対止機 鍵が成形されている牛等体象表因的装置。

3、気勢の詳細な説明

食量上の利用分野

本見男は半導体集製団第モバッケージした半導 体集表図路数量に関するものである。

ポータブルな情報ファイルとしてのICカード はカードの一裂にメモリ、マイクロブロセッヤを 有する半導体集技密路鉄度を埋込んで、リーダー ライタを介して復報を を込み、数み出し、信去 **する演算機能を持っているが、180規格** カード厚みは量大 0.8 4 ミリとされてかり 半導体集款回路装置は更に買くしかも厚み 強く要求される。

益初半導体集鉄砲路装置の基板はガラス シを基体とする異価基板が主義であったが スエポキシ基板では10カード用牛等体系: 装置に要求する原み装度を十分に領足させ てはなかった。

そとでガラスエポキシ苗板の代りに厚み! よく中級体象数配施装置の批解の罪み請求 させられるリードフレームを基板とする『 ド用半導体象数節節装置が提案された。とく カード用半導体集務回路装置の構造を無4! し数男する。

複数本の電板電子1とダイパッド2を有。 ードフレーム目の上記ダイパッド2KIG: コがマウントされ、上記10チップコのパ: (西示せず)と上記電板は子1がワイヤ4で されてかり、少なくとも上記覚養な子りの一 るを算出した形で、しかも上記一主面5とほぼ平 组化針止物量 がトランスファ成形法化より成形 された 達となっている。

ところが上記電極体子1の上記画をは外部に 20世紀では 20世紀では

発明が無失しようとする問題点

とのような半導体集製匠的装置に用いるリードフレーム8の厚味は、半導体集製団的装置に健康の制設があることから O. 1 5 ミリ以下が通常用いられる。ところが針止桝面 6 とリードフレーム8

なる。との状態でカード化しカードの携帯中ある いは使用中に何らかの異物が切断面にできたパリ、 あるいは電極端子自体にひっかかり電極端子をは がしてしまり可能性がある。このように電極端子 がはがれたり、変形するとICカードとしての機 能が全く失なわれることになる。

本発明は上記問題点を能み、外的な力、限ひず み等に対しても電框電子がはがれて使用不能にな ちないようなリードフレームの構造を提供するも のである。

問題点を解決するための手数

そして上記問題点を無失する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より狭くし断面形状を凸型として一主面とほぼ平坦に針止樹脂を広形し、リードフレームの体面を所定の距離、厚さてほぼ全辺にわたって針止樹脂で覆うように構成したものである。

作用

この構成により電極端子のほぼ全辺が対止樹原 でおかわれていることから、電極端子を刺す外部 の他の主面でとの密想性を強化するために、リー アフレーム8の新面をテーパ加工し、わずかに針 止樹脂のでリードフレームのを覆り形としている が、リードフレームBの厚味が 0.1 5 ミリと非常 た薄いため、針止樹脂 6 でリードフレーム 8 の強 面を一部覆り形とした場合でもせいぜい厚味分の 0.16ミリ租屋しか覆りことがでもず、韓面にテ - パをつけても針止樹脂のに対するリードフレー ム8の密着強度を書るしく向上させることはでき たかった。また前にも述べたが対止根解られば難 形刻が入っているため、リードフレームBとの宝 潜性が悪く、例えば熱衝撃試験を行った時に発生 ナる船的ひプみによりりードフレーム8が割れる 可能性も生じてくる。更にトランスファ成形装り ードフレーム8の補強パーを針止視頭6の雑面に 拾ってほぼ平坦に会観にて切断して包片の半導体 集教回路装置にするわけであるが、補強パーの切 断菌は金型で切断する際、わずかなパリが発生す るととと、完全に対止樹脂6の雄節と平坦にする ことは不可能で、わずかに切断部が突を出る形と

からの力が加わらず、また熱衝撃試験等による熱 ひずみに対しても電極端子が刺れることがないた め信頼性の高い半導体集製回筋装置を作ることが 可能となる。

实施例

る構造のリードフレームである。 このリードフレーム 20の作割方法は一実施例として、まずプレス機でストレートにパンチングした後狭いて別の金置を用い同じくブレス によりリードフレーム 20の韓国のみをブレスし所定の量だけ設差部16を作った。 他の方法としてエッテングによる方法でも同様の設差部15を作ることは可能である。 以上の説明はICチップを搭載するダイパッド11を有するリードフレーム 20 みのリードフレーム でもかまわない。

以上述べた政付をリードフレーム20を用いた 半導体集機関節製置の製造プロセスを第3箇を~ のに示す。これは第2回のAーAの新菌を扱わす ものである。ダイパッド110他の主菌14に ICチップ16をマウントし、上配ICチップ16 のパッド(図示せず)と上記電板煤子120他の 主面14をワイヤ17で接続し(第3箇を)、統 いてトランスファ成形法にて上記電板煤子12、 及びダイパッド11の一主面13を算出させるご

のではなく、パンプを利用したフリップチップポンディング方式でもかまわない。また同時にリードフレーム20の他の主面側をエッチング、サンドプラストメッキ法等で相面化処理が施とされていても良い。更にダイパッド11が無くエロチップ16が電極路子12にかかるようなリードフレーム20を用いる場合はエロチップ16をマウントするダイポンド教験は絶縁性であるととはいうまでもない。

発明の効果

本発明の半導体無限回路製置はリードフレーム 基板の集面に1数以上の数差部を設け、数差部を 被う形で針止関節にて成形しているため、外的な 力にも電極端子は割れにくく、熱質学試験等の熱 ひずみに対しても、電極端子ははがれないことか 5、信頼性の高いものを得ることが可能となる。

4、図面の簡単な説明第1図は本際期の単連体集を開放を

第1回は本発明の半導体集技団総裁量の一実施 例にかける電優強子就の拡大病技図、第2回 a.b. b.は本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ早垣に対止倒離18 て収形する(第3回き)。との時リードフレーム 20亿股付与九九股差部156上記針止樹脂18 て匿われる形となる。更に全世を用いて上配針止 批覧18の強節に沿って補強パー1 を切断して 個片の半導体集験回路製置とする(第3回c)。 以上のべた半導体集教団路英量の電極雄子邸の拡 大図を飾り図に示す。この第1図によれば電板炉 子120一主面と針止樹脂18はほぼ平坦に成形 されており、針止樹脂18に埋皮した電極畑子12 の一部は、露出している一主面より広がっている 構造となっている。とのととは、電極砲子12の 建固に形成されている数差部18を完全に針止徴 舞18が覆っているととになり、針止復雇18の 雑節に舞出している補強パー19も同様の凸型で あることから外的な力化対しても非常化制れに弦 い単独となっている。

以上述べてもた実施例の中でICチップ16の パッドと電磁端子12の接続にワイヤ11を用い ているが、ワイヤーポンディング法に設定するも

上面的と財面図、第3回2~cは本発明の半導体 集技図路装置の製造フローを示す財面図、第4回 は従来のリードフレームを用いた半導体集技回路 鉄盤の制造を示す断面図である。

1 2……電極r子、1 3……一主面、1 4…… 佐の主面、1 5……数差部、1 6……I C チップ、 1 7…… ワイヤ、1 8……対止復育、1 9……補 強パー、2 0……リードフレーム。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



